# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

GAU:

SERIAL NO: New Application

**EXAMINER:** 

FILED:

Herewith

- FOR:

METHOD AND APPARATUS FOR TRANSFERRING DATA, AND STORAGE MEDIUM

# REQUEST FOR PRIORITY

ASSISTANT COMMISSIONER FOR PATENTS WASHINGTON, D.C. 20231

IN RE APPLICATION OF: Takashi NOMURA

#### SIR:

- ☐ Full benefit of the filing date of U.S. Application Serial Number, filed, is claimed pursuant to the provisions of 35 U.S.C. §120.
- ☐ Full benefit of the filing date of U.S. Provisional Application Serial Number, filed, is claimed pursuant to the provisions of 35 U.S.C. §119(e).
- Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.

In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:

**COUNTRY** 

#### **APPLICATION NUMBER**

**MONTH/DAY/YEAR** 

Japan

2000-038871

February 16, 2000

Certified copies of the corresponding Convention Application(s)

- are submitted herewith
- will be submitted prior to payment of the Final Fee
- were filed in prior application Serial No. filed
- were submitted to the International Bureau in PCT Application Number. Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.
- ☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed; and
  - (B) Application Serial No.(s)
    - are submitted herewith
    - will be submitted prior to payment of the Final Fee

Respectfully Submitted,

OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.

Gregory J.

Registration

Registration Number 21,124



Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 10/98)



# 日本国特許庁 PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed th this Office.

出 願 年 月 日 Date of Application:

2000年 2月16日

出 願 番 号 pplication Number:

特顯2000-038871


顧 人 plicant (s):

ソニー株式会社

# CERTIFIED COPY OF PRIORITY DOCUMENT

2001年 1月 5日

特 許 庁 長 官 Commissioner, Patent Office





# 特2000-038871

【書類名】

特許願

【整理番号】

0000082003

【提出日】

平成12年 2月16日

【あて先】

特許庁長官殿

【国際特許分類】

H04L 29/04

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

野村 隆

【特許出願人】

【識別番号】

000002185

【氏名又は名称】 ソニー株式会社

【代表者】

出井 伸之

【代理人】

【識別番号】

100082131

【弁理士】

【氏名又は名称】

稲本 義雄

【電話番号】

03-3369-6479

【手数料の表示】

【予納台帳番号】

032089

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書

【包括委任状番号】 9708842

【プルーフの要否】

# 【書類名】 明細書

【発明の名称】 データ中継装置および方法、並びに提供媒体

#### 【特許請求の範囲】

【請求項1】 第1のネットワークと第2のネットワークとの間でデータを中継するデータ中継装置において、

前記第1のネットワークを介して転送されてきた、前記第2のネットワークに 転送するデータをフロー毎に蓄積する蓄積手段と、

前記蓄積手段による前記データのフロー毎の蓄積量を検出する検出手段と、

前記検出手段による検出結果に対応して、前記第2のネットワークに伝送される前記データを制御する制御手段と

を備えることを特徴とするデータ中継装置。

【請求項2】 前記第1のネットワークと第2のネットワークは、広域デジタル網とIEEE1394シリアルバスである

ことを特徴とする請求項1に記載のデータ中継装置。

【請求項3】 前記制御手段は、前記蓄積手段における蓄積量が、予め定められている閾値以上になった後、前記蓄積手段に蓄積された前記データの読み出しを開始する

ことを特徴とする請求項1に記載のデータ中継装置。

【請求項4】 前記制御手段は、前記蓄積手段における蓄積量が、予め定められている閾値以上になったとき、前記蓄積手段に蓄積された前記データのうち、非実質的なデータを廃棄する

ことを特徴とする請求項1に記載のデータ中継装置。

【請求項5】 前記制御手段は、前記蓄積手段における蓄積量が、予め定められている閾値以下になったとき、前記第2のネットワークに転送する前記データに、非実質的なデータを挿入する

ことを特徴とする請求項1に記載のデータ中継装置。

【請求項6】 前記制御手段は、前記蓄積手段に蓄積された前記データのうち、非実質的なデータを廃棄するか、または前記第2のネットワークに転送する前記データに、非実質的なデータを挿入するとき、前記データに含まれるタイム

スタンプのずれを、所定の期間にわたって徐々に補正する

ことを特徴とする請求項1に記載のデータ中継装置。

【請求項7】 前記制御手段は、前記タイムスタンプを補正する期間の略中間の位置で、前記非実質的なデータを挿入するか、または廃棄する

ことを特徴とする請求項6に記載のデータ中継装置。

【請求項8】 前記第1のネットワークは、ネットワーククロックが同期していない他の第1のネットワークと接続されている

ことを特徴とする請求項1に記載のデータ中継装置。

【請求項9】 前記データは、時間的に連続した内容を有する映像データまたは音声データである

ことを特徴とする請求項1に記載のデータ中継装置。

【請求項10】 第1のネットワークと第2のネットワークとの間でデータを中継するデータ中継装置のデータ中継方法において、

前記第1のネットワークを介して転送されてきた、前記第2のネットワークに 転送するデータのフロー毎の蓄積を制御する蓄積制御ステップと、

前記蓄積制御ステップの処理による前記データのフロー毎の蓄積量を検出する 検出ステップと、

前記検出ステップの処理による検出結果に対応して、前記データの前記第2の ネットワークへの伝送を制御する制御ステップと

を含むことを特徴とするデータ中継方法。

【請求項11】 第1のネットワークと第2のネットワークとの間でデータを中継するデータ中継装置を制御するプログラムにおいて、

前記第1のネットワークを介して転送されてきた、前記第2のネットワークに 転送するデータのフロー毎の蓄積を制御する蓄積制御ステップと、

前記蓄積制御ステップの処理による前記データのフロー毎の蓄積量を検出する 検出ステップと、

前記検出ステップの処理による検出結果に対応して、前記データの前記第2の ネットワークへの伝送を制御する制御ステップと

を含むことを特徴とするコンピュータが読みとり可能なプログラムが記録され

ている記録媒体。

#### 【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

本発明は、データ中継装置および方法、並びに提供媒体に関し、特にクロックが同期していないネットワーク間で連続する動画像データを欠落させることなく 授受することができるようにした、データ中継装置および方法、並びに提供媒体 に関する。

[0002]

# 【従来の技術】

図1は、従来のネットワークシステムの構成例を表している。このネットワークシステムにおいては、デジタルビデオカセットレコーダ (DVCR) 11が接続されているIEEE1394高速デジタルシリアルバス (以下、単に1394シリアルバスとも称する) 12が、ATM (Asynchronous Transfer Mode) /1394中継器 13から、UNI (User Network Interface) 14を介してATMネットワーク 15に接続されている。ATMネットワーク 15はさらに、UNI 16を介してATM/1394中継器 17に接続されている。ATM/1394中継器 17には、DVCR 19が接続されている1394シリアルバス 18が接続されている。

[0003]

1394シリアルバス12(1394シリアルバス18も同様)においては、図2に示すようにデータが転送される。すなわち、DVCR11が伝送するデータからなるソースパケット(図2(A))は、480バイト単位のデータブロックに分割される(図2(B))。このデータブロックに、アイソクロナスパケットヘッダとCIP(Common Isochronous Packet)ヘッダが付加され、125μsのサイクル周期のうちの所定のタイミングのサイクルにおいて、アイソクロナスパケットとして伝送される。

[0004]

各サイクルの先頭には、1394シリアルバス12に接続されている機器のうちの 所定の機器で構成されるサイクルマスタからサイクルスタートパケットが送信さ れる。1394シリアルバス12上において同期をとるために、1394シリアルバス上に接続されている各機器は32ビットのサイクルタイムレジスタを内蔵しており、サイクルマスタの24.576MHzの周波数のリファレンスクロック(以下、バスリファレンスクロックとも称する)に同期しているサイクルスタートパケット内のサイクルタイムデータの値(サイクルマスタのサイクルタイムレジスタ値に等しい)を自身のサイクルタイムレジスタに反映させることで、125μs毎にサイクルタイムレジスタの値を同期させて動作する。従って、ATM/1394中継器13も、1394シリアルバス12とのインタフェース処理を行う部分において、上記のようにサイクルタイムレジスタ値を同期させながら動作する。

[0005]

1394インタフェース部でインタフェース処理されたパケットデータは、ATM/1394中継器13のATMインタフェース部でATMセルに変換され、UNI14を介してATMネットワーク15に送信される。ATMネットワーク15は、そこに接続されている各機器の同期をとるために、8KHzの周波数のリファレンスクロック(以下、ATM/ファレンスクロックとも称する)に同期して動作するようになされている。従って、ATM/1394中継器13のATMインタフェース部は、このATMリファレンスクロックに同期して、各種の処理を実行する。

[0006]

ATMネットワーク15を介してATM/1394中継器13から伝送されてきたATMセルは、UNI16を介してATM/1394中継器17に供給される。そのATMインタフェース部は、入力されたATMセルを組み立て、1394インタフェース部に出力する。このATMインタフェース部も、ATMネットワーク15のATMリファレンスクロックに同期して動作する。ATMインタフェース部より出力されたデータは、1394インタフェース部においてパケット化され、1394シリアルバス18を介してDVCR19に供給される。ATM/1394中継器17の1394インタフェース部は、1394シリアルバス18に接続されている各機器の同期をとるためのサイクルタイムレジスタの値を同期させながら動作する。

[0007]

図3は、このようにして、DVCR11が、1394シリアルバス12からATMネット

ワーク15を介して1394シリアルバス18のDVCR19にデータを転送する場合の原理的なタイミングチャートを表している。DVCR11が出力するデータが、例えば、NTSC方式の画像データであるとするとき、その29.97Hzの周波数のフレーム同期信号は、24.576MHzの周波数のバスリファレンスクロックで、例えば、時刻t1,t4,t7においてサンプリングされる(図3(A))。

[0008]

時刻 t 1で取り込まれた画像データは、DVCR 1 1 から1394シリアルバス 1 2 に対して、時刻 t 2 から始まるバスサイクルで伝送される。このとき、そのCIPパケットCIP1には、タイムスタンプが付加されている(図 3 (B))。

[0009]

すなわち、図4に示すように、1394シリアルバスを伝送されるアイソクロナスパケットは、1394ヘッダ、CIPヘッダ1、CIPヘッダ2、およびデータから構成されており、そのうちのCIPヘッダ2には、16ビットからなる時間情報 (Sync Time)がタイムスタンプとして配置されている。1394シリアルバス12に接続されている各機器は、バス上における処理の同期をとるために、サイクルタイムレジスタを内蔵しており、その下位16ビットの値として、このタイムスタンプの値を設定する。CIPパケットCIP1のタイムスタンプは、サンプリング時(時刻t1)のサイクルタイムレジスタの値に、遅延加算時間TdalayAddCountを加算した値とされている。すなわち、タイムスタンプは、時刻t1から遅延加算時間TdalayAddCountだけ経過した時刻t3に対応した値となっている。この遅延加算時間TdalayAddCountだけ経過した時刻t3に対応した値となっている。この遅延加算時間TdalayAddCountは、1394シリアルバス12のサイクルタイミングのずれなどのジッタを吸収するための時間に対応している。

[0010]

受信側の1394シリアルバス18を介してこのCIPパケットCIP1を受信すると、DVCR19は、そこに含まれるタイムスタンプを抽出する(図3(C))。上述したように、このタイムスタンプの時刻は、時刻t3に対応している。そこで、DVCR19は、時刻t3のタイミングにおいて、第1のフレームのフレーム同期信号を生成する。以下同様に、第2のフレーム、第3のフレームなどにおいても、順次、同様の処理が行われる。

# [0011]

図3に示したタイミングチャートは、あくまで原理的なものであるが、実際のタイミングチャートは、図5に示すようになる。すなわち、時刻t1で取り込まれた第1のフレームの同期信号は、その時のサンプリング時刻に、遅延加算時間TdalayAddCountを加算した時刻t3に対応するタイムスタンプを含むCIPパケットCIP1として、時刻t2で1394シリアルバス12に伝送される。このCIPパケットCIP1は、1394シリアルバス12、ATM/1394中継器13、UNI14、ATMネットワーク15、UNI16、ATM/1394中継器17、1394シリアルバス18の各伝送路上の総合的な遅延時間TdelayNet1だけ遅延され、時刻t4から始まるバスサイクルのタイミングにおいて、DVCR19に供給される。DVCR19は、このCIPパケットCIP1からタイムスタンプを抽出し(図5(C))、そのタイムスタンプに対応する時刻t6で、第1のフレームの同期信号を生成する(図5(D))。

## [0012]

受信側の1394シリアルバス18に接続されているDVCR19が、CIPパケットCIP 1から抽出したタイムスタンプに基づいて、時刻t4から計時した時刻t6までの時間ToffsetAddCount1#2は、1394シリアルバス18のバスリファレンスクロックに基づいて計時される。これに対して、送信側の1394バス12に接続されているDVCR11が、CIPパケットCIP1のタイムスタンプに設定した時刻t3は、1394シリアルバス12のバスリファレンスクロックに基づいて、バスサイクルの開始時刻t2から、時間ToffsetAddCount1#1だけ経過したときの時刻である(図5(B))。この時間ToffsetAddCount1#1は、時刻t3と時刻t2の差(すなわち、時刻t3から時間TdelayNet1だけ経過した時刻t5と、時刻t2から時間TdelayNet1だけ経過した時刻t5と、時刻t2から時間TdelayNet1だけ経過した時刻t5と、時刻t2から時間TdelayNet1だけ経過した時刻t5と、時刻t2から時間TdelayNet1だけ経過した時刻t5と、時刻t2から時間TdelayNet1だけ経過した時刻t5と、時刻t2から時間TdelayNet1だけ経過した時刻t5と、時刻t2から時間TdelayNet1だけ経過した時刻t5と、時刻t2から時間TdelayNet1だけ経過した時刻t5と、時刻t2から時間TdelayNet1だけ経過した時刻t4との差)に対応している(図5(B))。

#### [0013]

送信側の1394シリアルバス12のバスリファレンスクロックと、受信側の1394シリアルバス18のバスリファレンスクロックとは同期していないため、1394シリアルバス12のサイクル周期(図5(B))と、1394シリアルバス18のサイクル周期(図5(C))とは正確には一致しておらず、その結果、1394シリアルバス12におけるフレーム周期(図5(B))としての時刻t3から時刻t9まで

の時間TsndFrameと、図5 (D) に示す受信側の1394シリアルバス18におけるフレーム周期TrevFrameとは一致しない。

[0014]

その結果、DVCR11側における画像の色合いと、DVCR19側における画像の色合いとが微妙に変化したり、音色についても、送信側と受信側とで微妙にずれが生じる。

[0015]

このようなバスサイクルの時間のずれは、受信側のATM/1394中継器17のバッファのオーバーフローまたはアンダーフローを引き起こす。オーバーフローまたはアンダーフローのどちらが発生するかは、送信側と受信側のバスサイクルの相対的な関係によって決定され、送信側のバスサイクルが短い場合はオーバーフローとなり、長い場合はアンダーフローとなる。図5のタイミングチャートは、前者の場合を示しており、この場合、徐々に蓄積遅延時間が長くなるとともに、ATM/1394中継器17内に滞留するパケット数が増加する。

[0016]

ここで、オーバーフローが発生するまでの時間を算出すると、例えばATM/139 4中継器 1 7内のバッファ容量を 1 6 Mbyte、相対差を 3 0 ppm (クロックを生成するための電圧制御水晶発振回路の標準的な偏差の値)と仮定した場合、パケットのサイクルタイムレジスタの値での長さは 3 0 7 2 であるから、

1 CIPパケットが滯留する時間Tcip=3072/(24.576×30)

=4.17 sec

1 6 Mbyte (16777216 byte) のバッファがオーバーフローする時間Tover

=Tcip×16777216/488=143248sec=39.8hour となり、およそ40時間程度で16Mbyteのバッファがオーバーフローする。

[0017]

また、アンダーフローが発生する時間は、ジッタ等を吸収するために蓄積する CIPパケット数によって増減する。蓄積パケット数を多くするとアンダーフロー までの時間は長くなるが(なかなかアンダーフローしないが)、それに比例して 、ATM/1394中継器 1 7での遅延時間も増加してしまう。逆に、蓄積パケット数を少なくすると、遅延時間は小さくなるが、アンダーフローまでの時間も短くなってしまう(すぐにアンダーフローしてしまう)。ここで、アンダーフローまでの時間を算出すると、例えば蓄積するCIPパケット数を 2 4 0 0 = 3 0 0 ms: Real Timeアプリケーションの遅延時間の限界値)、相対差を 3 0 ppmと仮定した場合、

1 CIPパケットが流出する時間Tcip=3072/(24.576×30)

=4.17 sec

蓄積したCIPパケットがアンダーフローする時間Tunder

=Tcip $\times$  2 4 0 0 = 1 0 0 0 8 sec= 2. 7 8 hour

となり、およそ3時間程度で蓄積した2400個のCIPパケットがアンダーフローする。

#### [0018]

そこで、本出願人は、特願平11-18065号として、図6に示すようなネットワークシステムを提案した。図6のネットワークシステムにおいて、図1に対応する部分には、同一の符号を付してあり、その説明は適宜省略する。このシステムの基本的な構成は、図1に示した場合と同様であるが、1394シリアルバス12とATMネットワーク15の間に配置されているATM/1394中継器41、およびATMネットワーク15と1394シリアルバス18との間に配置されているATM/1394中継器42の構成が、図1における場合と異なっている。

#### [0019]

すなわち、この構成例においては、ATM/1394中継器41は、1394シリアルバス12のサイクルマスタとなっており、また、ATM/1394中継器42は、1394シリアルバス18のサイクルマスタとなっており、それぞれは、その1394バスリファレンスクロック発生器41A,42Aにより、1394シリアルバス12または1394シリアルバス18で使用される24.576MHzの周波数のバスリファレンスクロックを、ATMネットワーク15のATMリファレンスクロック発生器15Aが発生する8KHzの周波数のATMリファレンスクロック(SDH Flame Pulse)に同期して生成するようになされている。



このように構成することで、1394シリアルバス12と1394シリアルバス18の クロックが同期し、アンダーフローまたはオーバーフローさせることなくパケットを転送することができる。

[0021]

#### 【発明が解決しようとする課題】

ところで、規模が大きくなると、ネットワークシステムは、2つ以上のATMネットワークを含んで構成されることがある。このようなネットワークシステムにおいては、例えば2つのATMネットワークは、NNI (Network to Network Interface) で相互に接続されているが、一方のATMネットワークのATMクロックリファレンスと、他方のATMネットワークのATMクロックリファレンスとは、独立しており、相互に同期していない。

## [0022]

従って、一方のATMネットワークとそこに接続されている1394シリアルバスのクロックを同期させ、かつ、他方のATMネットワークとそこに接続されている1394シリアルバスのクロックを同期させたとしても、一方の1394シリアルバスのクロックと他方の1394シリアルバスのクロックとは同期していない。従って例えば、一方の1394シリアルバスに接続されているDVCRから再生された動画像データを、他方の1394シリアルバスに接続されているDVCRに、2つのATMネットワークを介して転送し、記録させるような場合、オーバーフローやアンダーフローが発生し、動画像データの一部が欠落してしまう課題があった。

[0023]

本発明はこのような状況に鑑みてなされたものであり、オーバーフローやアンダーフローを防止し、連続するデータを過不足なく授受することができるようにするものである。

[0024]

#### 【課題を解決するための手段】

本発明のデータ中継装置は、第1のネットワークを介して転送されてきた、第 2のネットワークに転送するデータをフロー毎に蓄積する蓄積手段と、蓄積手段



によるデータのフロー毎の蓄積量を検出する検出手段と、検出手段による検出結果に対応して、第2のネットワークに伝送されるデータを制御する制御手段とを 備えることを特徴とする。

[0025]

前記第1のネットワークと第2のネットワークは、広域デジタル網とIEEE1394 シリアルバスとすることができる。

[0026]

前記制御手段には、蓄積手段における蓄積量が、予め定められている閾値以上 になった後、蓄積手段に蓄積されたデータの読み出しを開始させるようにするこ とができる。

[0027]

前記制御手段には、蓄積手段における蓄積量が、予め定められている閾値以上 になったとき、蓄積手段に蓄積されたデータのうち、非実質的なデータを廃棄さ せるようにすることができる。

[0028]

前記制御手段には、蓄積手段における蓄積量が、予め定められている閾値以下になったとき、第2のネットワークに転送するデータに、非実質的なデータを挿 入させるようにすることができる。

[0029]

前記制御手段には、蓄積手段に蓄積されたデータのうち、非実質的なデータを 廃棄するか、または第2のネットワークに転送するデータに、非実質的なデータ を挿入するとき、データに含まれるタイムスタンプのずれを、所定の期間にわた って徐々に補正させるようにすることができる。

[0030]

前記制御手段には、タイムスタンプを補正する期間の略中間の位置で、非実質 的なデータを挿入するか、または廃棄させるようにすることができる。

[0031]

前記第1のネットワークは、ネットワーククロックが同期していない他の第1 のネットワークと接続させるようにすることができる。 [0032]

前記データは、時間的に連続した内容を有する映像データまたは音声データと することができる。

[0033]

本発明のデータ中継方法は、第1のネットワークを介して転送されてきた、第2のネットワークに転送するデータのフロー毎の蓄積を制御する蓄積制御ステップと、蓄積制御ステップの処理によるデータのフロー毎の蓄積量を検出する検出ステップと、検出ステップの処理による検出結果に対応して、データの第2のネットワークへの伝送を制御する制御ステップとを含むことを特徴とする。

[0034]

本発明の記録媒体に記録されているプログラムは、第1のネットワークを介して転送されてきた、第2のネットワークに転送するデータのフロー毎の蓄積を制御する蓄積制御ステップと、蓄積制御ステップの処理によるデータのフロー毎の蓄積量を検出する検出ステップと、検出ステップの処理による検出結果に対応して、データの第2のネットワークへの伝送を制御する制御ステップとを含むことを特徴とする。

[0035]

本発明のデータ中継装置、データ中継方法、および記録媒体に記録されている プログラムにおいては、第1のネットワークを介して転送されてきた、第2のネットワークに転送するデータがフロー毎に蓄積され、データのフロー毎の蓄積量 に対応して、データの第2のネットワークへの伝送が制御される。

[0036]

【発明の実施の形態】

本発明のネットワークシステムは、図7に示すように構成される。このネットワークシステムにおいては、デジタルビデオカセットレコーダ (DVCR) 11-1が接続されているIEEE1394シリアルバス12-1が、ATM/1394中継器41-1から、UNI14-1を介してATMネットワーク15-1に接続されている。ATMネットワーク15-1はさらに、UNI16-1を介してATM/1394中継器42-1に接続されている。ATM/1394中継器42-1には、DVCR19-1が接続されてい

る1394シリアルバス18-1が接続されている。

[0037]

ATM/1394中継器 4 1 - 1 は、1394シリアルバス 1 2 - 1 のサイクルマスタとなっており、また、ATM/1394中継器 4 2 - 1 は、1394シリアルバス 1 8 - 1 のサイクルマスタとなっており、それぞれは、そのバスリファレンスクロック発生器 4 1 A - 1, 4 2 A - 1 により、1394シリアルバス 1 2 - 1 または1394シリアルバス 1 8 - 1 で使用される 2 4. 5 7 6 MHzの周波数のバスリファレンスクロックを、ATMネットワーク 1 5 - 1 のATMリファレンスクロック発生器 1 5 A - 1 が発生する 8 KHzの周波数のATMリファレンスクロック(SDH Flame Pulse)に同期して生成するようになされている。

[0038]

同様に、デジタルビデオカセットレコーダ(DVCR) 11-2が接続されている IEEE1394シリアルバス 12-2が、ATM/1394中継器 41-2から、UNI 14-2を介してATMネットワーク 15-2に接続されている。ATMネットワーク 15-2はさらに、UNI 16-2を介してATM/1394中継器 42-2に接続されている。ATM/1394中継器 42-2には、DVCR 19-2が接続されている1394シリアルバス 18-2が接続されている。

[0039]

ATM/1394中継器 4 1 - 2 は、1394シリアルバス 1 2 - 2のサイクルマスタとなっており、また、ATM/1394中継器 4 2 - 2 は、1394シリアルバス 1 8 - 2のサイクルマスタとなっており、それぞれは、そのバスリファレンスクロック発生器 4 1 A - 2, 4 2 A - 2 により、1394シリアルバス 1 2 - 2 または1394シリアルバス 1 8 - 2で使用される 2 4. 5 7 6 MHzの周波数のバスリファレンスクロックを、ATMネットワーク 1 5 - 2のATMリファレンスクロック発生器 1 5 A - 2が発生する 8 KHzの周波数のATMリファレンスクロック(SDH Flame Pulse)に同期して生成するようになされている。

[0040]

2つのATMネットワーク15-1とATMネットワーク15-2は、NNI(Network to Network Interface)101によりで相互に接続されている。しかしなが

ら、ATMネットワーク15-1のATMクロックリファレンスとATMネットワーク15-2のATMクロックリファレンスとは、独立しており、相互に同期していない

[0041]

図8は、ATM/1394中継器42-2の構成を表している(図示は省略するが、A TM/1394中継器42-1、ATM/1394中継器41-1,41-2も同様の構成と されている)。

[0042]

CPU 6 0 は、プログラムに対応してATM SAR (Segmentation and Reassembly) ブロック 5 8、ATM PHYブロック 5 7、IEEE1394LINKレイヤブロック 5 5、IEEE1 394 3ポートPHYブロック 5 4、およびシステムコントローラ 6 1 を制御し、インタフェース処理を実行させる。

[0043]

スケジューリングタイマ63は、8KHzの周波数のATMリファレンスクロック(ATM/SDHフレームタイミング)を分周して、CPU60に対してタイマ割り込み信号を出力する。メモリブロック62は、ローカルバス64を介してシステムコントローラ61と接続されており、送受信するパケットデータを記憶する。システムコントローラ61には、PCI (Peripheral Component Interconnect) バス65を介してATMネットワーク (ATM/SDH (Synchronous Digital Hierarchy) 網) 15-2に対する送受信処理を行うブロック71と、1394シリアルバス18-2に対する送受信処理を行うブロック71と、1394シリアルバス18-2に対する送受信処理を行うブロック72とが接続されている。前者のブロック71は、ATM SARブロック58、ATM PHYブロック57、および光学 (Optics) ブロック56とにより構成され、後者のブロック72は、IEEE1394LINKレイヤブロック55、IEEE1394 3ポートPHYブロック54により構成されている。

[0044]

ATM SARブロック58は、メモリブロック62からシステムコントローラ61 およびPCIバス65を介して転送されてきたデータをATMセルに分割し、ATM PHY ブロック57に転送する。ATM SARブロック58は、また、逆に、ATM PHYブロック57より供給されたATMセルを組み立て、システムコントローラ61およびPCI

バス65を介してメモリブロック62に出力する。ATM PHYブロック57は、ATM SARブロック58より供給されたATMセルを、光学ブロック56の仕様に対応するデータに変換して光学ブロック56に出力するとともに、光学ブロック56より入力されたデータからATM SARブロック58に渡すべきATMセルを取り出して、ATM SARブロック58に出力する。光学ブロック56は、ATMネットワーク15-2より供給された光信号によるデータを受信し、電気信号に変換して、ATM PHYブロック57に供給するとともに、ATM PHYブロック57より供給されたデータを光信号に変換して、ATMネットワーク15-2に出力する。

# [0045]

IEEE1394LINKレイヤブロック55は、システムコントローラ61およびPCIバス65を介してメモリブロック62より入力されたATMフォーマットのデータを、CPU60によって予め設定された1394シリアルバスのフォーマットに変換して、IEEE13943ポートPHYブロック54に出力するとともに、逆に、IEEE13943ポートPHYブロック54に出力するとともに、逆に、IEEE13943ポートPHYブロック54より入力された1394シリアルバスのフォーマットのデータを、システムコントローラ61およびPCIバス65を介してメモリブロック62に出力し、CPU60によってATMのフォーマットに変換させる。IEEE13943ポートPHYブロック54は、IEEE1394LINKレイヤブロック55より入力されたデータを、IEEE1394シリアルバスの信号に変換して、ポート51万至53から1394シリアルバス18-2に出力する。また、IEEE13943ポートPHYブロック54は、ポート51万至53を介して1394シリアルバス18-2より入力されたデータを受信し、これをIEEE1394LINKレイヤブロック55に出力する。

#### [0046]

ATM PHYブロック57は、8 KHzの周波数のATMリファレンスクロックを抽出する。このATMリファレンスクロックは、クロック同期回路59とIEEE1394LINKレイヤブロック55に供給される。IEEE1394LINKブロック55は、入力されたATMリファレンスクロックに同期して、1394シリアルバスのサイクルスタートパケットの送出タイミングを検出する。クロック同期回路59(図7のバスリファレンスクロック発生器42A-2に対応する)は、ATM PHYブロック57より入力されたATMリファレンスクロックに同期して、24.576MHzの周波数の1394シリ

アルバスのためのバスリファレンスクロックを生成し、IEEE1394 3ポートPHY ブロック54に出力している。

#### [0047]

クロック同期回路 5 9 は、図9に示すように構成されている。すなわち、クロック同期回路 5 9 は、PLL回路として構成され、ATM PHYプロック 5 7 より入力された 8 KHzの周波数のATMリファレンスクロックと、分周器 8 1 より入力された 8 KHzの周波数のクロックとを位相比較し、その位相誤差信号をフィルタ(ローパスフィルタ) 8 3 に出力している。フィルタ 8 3 は、入力された位相誤差信号を平滑し、電圧制御水晶発振回路(VCXO) 8 4 に出力している。電圧制御水晶発振回路 8 4 は、その標準的な発振周波数が、2 4 . 5 7 6 MHzの周波数となるように設定されており、フィルタ 8 3 より入力される制御信号(制御電圧)に対応する位相のクロックを生成し、バスリファレンスクロックとしてIEEE1394 3 ポートPHYプロック 5 4 に出力している。電圧制御水晶発振回路 8 4 の出力するバスリファレンスクロックはまた、分周器 8 1 に入力され、1/3072に分周され、位相比較器 8 2 に入力されている。

#### [0048]

これにより、クロック同期回路 5 9 は、ATM PHYブロック 5 7 より入力される 8 KHzの周波数のATMネットワーク 1 5 - 2 のATMリファレンスクロックに同期した、通常のIEEE 1 3 9 4 で規定されている精度(± 1 0 0 ppm以内)に比べて、より高い精度(± 1 0 ppm以内)の、2 4. 5 7 6 MHzの周波数の1394シリアルバスのバスリファレンスクロックを生成し、出力する。

#### [0049]

次に、機器間のデータ送受信処理について、送信側の1394シリアルバス12-1に接続されているDVCR11-1から出力されたデジタルビデオ(DV)データを 、受信側の1394シリアルバス18-2に接続されているDVCR19-2に伝送する 場合を例として説明する。

#### [0050]

図10は、送信側のDVCR11-1の処理を説明するフローチャートである。なお、この場合においても、DVCR11-1は、NTSC方式のビデオ信号をサンプリン

グし、出力するものとする。

[0051]

ステップS1において、DVCR11-1は、時刻t1のタイミングにおいて、29.97Hzの周波数のフレーム同期信号を自身の24.576MHzのクロックに基づいてサンプリングする。1394シリアルバス12-1において、ATM/1394中継器41-1がサイクルマスタとなっているので、1394シリアルバス12-1に接続されているDVCR11-1のサイクルタイムレジスタ値は、ATM/1394中継器41-1により生成されるサイクルスタートパケット内のサイクルタイムデータを反映させたものとなっている。サイクルタイムデータは、サイクルマスタであるATM/1394中継器41-1のサイクルタイムレジスタ値そのものであり、バスリファレンスクロックによってカウントアップされる。このため、DVCR11-1のサイクルタイムレジスタ値は、125μs毎にATM/1394中継器41-1のサイクルタイムレジスタ値と同期している。

[0052]

そして、ステップS2において、現在の(時刻t1の)サイクルタイムレジスタの下位16ビットの値に、遅延加算時間TdelayAddCountを加算した値を、第1のフレームのフレーム同期信号を伝送するCIPパケットのCIPヘッダのSync Timeフィールド(図4)に格納する。そして、ステップS3において、DVCR11-1は、そのCIPパケットを、1394シリアルバス12-1に、所定の時刻t2から始まるサイクルバスのタイミングでアイソクロナスパケットとして伝送する。

[0053]

従来の場合と同様に、そのCIPパケットに含まれているタイムスタンプは、時刻 t 1に遅延加算時間TdelayAddCountを加算した時刻 t 3に対応した値となっている。

[0054]

DVCR 1 1 - 1 が出力したデータは、1394シリアルバス 1 2 - 1 を介して、ATM / 1 3 9 4 中継器 4 1 - 1 に伝送される。ATM / 1394中継器 4 1 - 1 において、このデータは、例えば、ポート 5 1 (図 8 は、ATM / 1394中継器 4 2 - 2 として だけでなく、ATM 1394中継器 4 1 - 1 としてもその説明に用いられる)から、IEE

E1394 3ポートPHYブロック54に入力され、所定のインタフェース処理が行われる。この処理は、クロック同期回路59が出力するATMリファレンスクロックに同期したバスリファレンスクロックに基づいて行われるので、ATMネットワーク15-1における処理と位相的に同期した処理となる。IEEE1394LINKレイヤブロック55は、IEEE1394 3ポートPHYブロック54より入力されたデータを、ATM PHYブロック57より入力されたATMリファレンスクロックに同期したタイミングで生成したサイクルスタートパケット送出タイミングを基に処理し、PCIバス65に出力する。システムコントローラ61は、PCIバス65を介して入力されたデータを、ローカルバス64を介してメモリブロック62に供給し、記憶させる。

### [0055]

CPU 6 0 は、システムコントローラ 6 1 を介して、メモリブロック 6 2 に記憶されたデータを読み出し、ATM SARブロック 5 8 に供給する。ATM SARブロック 5 8 は、メモリブロック 6 2 から伝送されてきたデータをATMセルに分割し、ATM PHYブロック 5 7 に供給する。ATM PHYブロック 5 7 は、ATM SARブロック 5 8 より供給されたATMセルを光学ブロック 5 6 の仕様に対応するデータに変換し、光学ブロック 5 6 に出力する。光学ブロック 5 6 は、入力されたデータをUNI 1 4 ー 1 を介してATMネットワーク 1 5 - 1 に出力する。

#### [0056]

ATMネットワーク15-1は、UNI14-1を介して、ATM/1394中継器41-1より供給されたATMセルをNNI101を介してATMネットワーク15-2に供給する。ATMネットワーク15-2は、NNI101を介して供給されたATMセルをUNI16-2を介して、ATM/1394中継器42-2に供給する。

#### [0057]

次に、図11のフローチャートを参照して、ATM/1394中継器42-2の動作 について説明する。ステップS51において、CPU60は、スケジューリングタ イマ63の4msの周期のスケジューリングタイマ割り込み処理により、このフロ ーチャートに示す処理を開始する。

#### [0058]

ここで、この割り込み処理の間隔について、図12を参照して説明する。詳細は後述するが、この実施の形態の場合、タイムスタンプを書き換えるときは、ユーザが予めデフォルトとして設定したDef\_SyncPeriod (例えば、24フレーム)の期間にわたって、タイムスタンプが徐々に書き換えられる。1フレーム分のDVデータは、IEEE1394の250サイクルで伝送される。1サイクルは125μsである。そして、図11のフローチャートの処理は、4msの周期、すなわち32サイクルの周期で行われる。

#### [0059]

ステップS52において、CPU60は、ATMネットワーク15-2から供給されたATMセルを、CIPパケットに変換し、各フロー用中間バッファに振り分け、記憶させる処理を実行する。

#### [0060]

すなわち、光学ブロック 5 6 は、ATMネットワーク 1 5 - 2 により供給されたATMセルの光信号を電気信号に変換して、ATM PHYブロック 5 7 に供給する。ATM PHYブロック 5 7 は、光学ブロック 5 6 より入力されたデータから、ATM SARブロック 5 8 に渡すべきATMセルを抽出し、ATM SARブロック 5 8 に供給する。ATM SARブロック 5 8 は、ATM PHYブロック 5 7 より供給されたATMセルを組み立て、システムコントローラ 5 1 及びPCIバス 6 5 を介してメモリブロック 6 2 に供給し、記憶させる。

#### [0061]

メモリブロック62には、例えば、図13に示すような、各フロー用の中間バッファが形成される。図13の例においては、UNI16-2を構成するATMファイバ111を介して、ATMネットワーク15-2から供給されるVCC (Virtual Channel Connection) 毎に、フロー用中間バッファが形成される。図13の例の場合、VCC#1, VCC#2の2つのVCCが存在するため、それぞれに対応して、フロー#1用中間バッファ121-1とフロー#2用中間バッファ121-2が形成されている。例えば、VCC#1は、1394シリアルバス18-1と、1394シリアルバス12-2との間で形成されるVCCに対応しており、VCC#2は、1394シリアルバス12-1と、1394シリアスバス18-2との間に形成されるVCCに対応して

いる。従って、この例の場合、1394シリアルバス18-1から供給されたデータは、フロー#1用中間バッファ121-1に供給、記憶され、1394シリアルバス12-1より供給されたデータは、フロー#2用中間バッファ121-2に供給、記憶される。なお、ここでは説明を簡単にするため、各1394シリアルバス上のデータストリームを1本としているが、当然複数本のデータストリームを転送することも可能である。この場合、対応するVCC並びにフロー#n用中間バッファも、フローに応じた数だけ生成される。

[0062]

ステップS53において、CPU60は、処理フローに対応する変数 n に値1を 初期設定する。そしてステップS54において、CPU60は、データフローの開始時(データフローの処理を開始した直後)であり、且つフロー#n (図13の例の場合、n=1または2)用中間バッファのバッファ量(データ記憶量)がジッタ吸収閾値未満であるか否かを判定する。

[0063]

すなわち、図13に示されるように、各フロー用中間バッファ121-1, 121-2は、その最大バッファサイズがn (例えば、CIPを256個記憶できる容量)とされ、それぞれに、上限閾値H (例えば、CIPを96個記憶できる容量)、下限閾値L (例えば、CIPを32個記憶できる容量)、ジッタ吸収閾値J (例えば、CIPを64個記憶できる容量)が設定されている。上限閾値Hの値は、下限閾値Lより大きく、ジッタ吸収閾値Jは、上限閾値Hと下限閾値Lの間の値とされる。

[0064]

データフローの開始時であり、且つ、フロー#n(今の場合、n=1)用中間 バッファ121-1のバッファ量がジッタ吸収閾値J未満である場合、ステップ S63にスキップし、ステップS63において、全ての中間バッファ(図13の 例の場合、2個の中間バッファ121-1,121-2)からのデータの取り出 しが完了したか否かが判定される。今の場合、まだ、取り出しが完了していない ので、ステップS64に進み、変数nの値が1だけインクリメントされ、n=2 とされる。

[0065]

そしてステップS54に戻り、再び、今、データフローの開始時であり、且つフロー#2用中間バッファ121-2のバッファ量がジッタ吸収閾値J未満であるか否かが判定される。データフローの開始時であり、且つフロー#2用中間バッファのバッファ量がジッタ吸収閾値J未満である場合には、ステップS63にスキップし、全ての中間バッファからの取り出し処理が完了したか否かが判定される。今の場合、まだ完了していないので、再びステップS64に戻り、変数 nの値が1だけインクリメントされる。ただしこの変数 nの値は、最大値まで達した場合、次のインクリメント時には、最初の値(この例の場合1)に戻される。この例の場合、nが2で最大であるので、nの値は1に戻される。その後、ステップS54に戻り、それ以降の処理が繰り返し実行される。

[0066]

以上のようにして、フロー#1用中間バッファ121-1と、フロー#2用中間バッファ121-2のそれぞれに、ジッタ吸収閾値J以上のデータが蓄積されるまで、1394シリアルバス上へのデータの転送が待機される。これにより、ネットワーク上のジッタを効果的に吸収することが可能となる。ただし、この閾値Jを大きくすると、それだけ時間的遅延が長くなる。逆にこの閾値Jを小さくし過ぎると、吸収可能なジッタが小さくなる。

[0067]

以上のような処理が繰り返されている間に、フロー#1用中間バッファ121-1とフロー#2用中間バッファ121-2には、ジッタ吸収閾値J以上のデータが蓄積される。この時、ステップS54において、バッファ量がジッタ吸収閾値J未満ではないと判定され、ステップS55に進む。ステップS55において、CPU60は、フロー#n(いまの場合、n=1)用中間バッファ121-1からデータパケット(CIP)を取り出し、ステップS56において、そのCIPがフレームの先頭のCIPであるのか否かを判定する。フレームの先頭のCIPである場合には、ステップS57に進み、タイムスタンプ書き換え処理を実行する。このタイムスタンプ書き換え処理の詳細は、図14を参照して後述するが、CIPへッダの

タイムスタンプは、フレームの先頭のCIPにのみ有効な値が格納されている。そこでステップS56で、フレームの先頭のCIPであると判定された場合には、ステップS57において、そのCIPのタイムスタンプを書き換える処理が実行される。フレームの先頭以外のCIPの場合には、そのタイムスタンプは、無効な値のタイムスタンプであり、それを書き換える必要がないので、ステップS57の処理はスキップされる。

#### [0068]

次にステップS58に進み、CPU60は、4ms (=32サイクル)分のCIPの取り出しが完了したか否かを判定する。すなわち、図12を参照して説明したように、この図11のフローチャートの処理は、4ms周期で行われる。従って、フロー#1用中間バッファ121-1には、4ms (=32サイクル)分のデータが蓄積されていることになる。ステップS58において、まだ4ms分のCIPの取り出しが完了していないと判定された場合には、ステップS55に戻り、それ以降の処理が繰り返し実行される。

#### [0069]

ステップS58において、4ms分のCIPの取り出しが完了したと判定された場合、ステップS59に進み、CPU60は、フロー#1用中間バッファ121-1のバッファ量を算出する。そしてステップS60において、ステップS59で算出したバッファ量が上限閾値H以上であるか、下限閾値L以下であるか、または上限閾値Hより小さく、かつ、下限閾値Lより大きいか否かを判定する。ステップS60において、バッファ量が上限閾値H以上であると判定された場合、そのフローの中間バッファがオーバーフローする恐れがあるので、ステップS61に進み、CPU60は、オーバーフロー防止処理を実行する。このオーバーフロー防止処理の詳細は、図16のフローチャートを参照して後述する。ステップS60において、バッファ量が下限閾値L以下であると判定された場合には、アンダーフローの恐れがあるので、ステップS62に進み、CPU60はアンダーフロー防止処理を実行する。このアンダーフロー防止処理の詳細は、図17を参照して後述する。

[0070]

ステップS61のオーバーフロー防止処理、またはステップS62のアンダーフロ防止処理が完了するか、またはステップS60において、バッファ量が下限関値Lより大きく、上限関値Hより小さいと判定された場合、ステップS63に進み、全ての中間バッファからの取り出し処理が完了したか否かが判定される。また、いまの場合、n=1であり、取り出していない中間バッファが存在するので、上述したように、ステップS64に進み、変数nを1だけインクリメントして、n=2とし、ステップS54に戻り、そのフローに関し、同様の処理が実行される。

#### [0071]

ステップS63において、全ての中間バッファからのデータの取り出しが完了 したと判定された場合、ステップS65に進み、CPU60は、取り出したCIPの13 94シリアルバスへの送信処理を実行する。

# [0072]

すなわち、CPU 6 0 は、ステップS 5 5 の処理で取り出したCIPをシステムコントローラ 6 1 を介してPCIバス 6 5 から IEEE1394LINKレイヤブロック 5 5 に供給する。IEEE1394LINKレイヤブロック 5 5 は、入力されたATMのフォーマットのデータをCPU 6 0 によって予め設定されている1394シリアルバスのフォーマットに変換し、IEEE1394 3 ポートPHYブロック 5 4 に出力する。IEEE1394 3 ポートPHYブロック 5 4 は、IEEE1394LINKレイヤブロック 5 5 より入力されたデータをIEEE1394シリアルバスの信号に変換し、例えば、ポート 5 1 、5 2 から1394シリアルバス 1 2 - 2 、1 8 - 2 に出力する。1394シリアルバス 1 8 - 2 のアイソクロナスパケットは、DVCR 1 9 - 2 に供給される。

#### [0073]

次に、図14のフローチャートを参照して、図11のステップS57のタイム スタンプの書き換え処理について説明する。

# [0074]

最初にステップS81において、CPU60は、そのCIPに含まれるSyncTime(図4)に格納されたタイムスタンプを取り出す。そしてステップS82において、CPU60は、DiffCycleCountを既に算出済みであるか否かを判定する。このDiffC

ycleCountは、送信側の機器が接続されている1394シリアスバス(今の例の場合、1394シリアルバス12-1)と、受信側の機器が接続されている1394シリアルバス(今の例の場合、1394シリアスバス18-2)の、それぞれのサイクルマスタにおけるサイクルタイムレジスタの値の差分を反映した変数であり、タイムスタンプと同様に、16ビットで表され、上位4ビットは、サイクルカウント(Cycle Count)値を表し、下位12ビットは、サイクルオフセット(Cycle Offset)値を示す。

#### [0075]

DiffCycleCountがまだ算出されていない場合には、ステップS83に進み、CPU60は、取り出されたタイムスタンプのサイクルカウント値(上位4ビット)と、そのCIPが1394シリアルバスに実際に送出されたときのサイクルタイムレジスタのCycle Count値との差分を算出する。そしてステップS84において、CPU60は、ステップS83で算出した差分に、TdelayAddのサイクルカウント値を加算することで、DiffCycleCountを演算する。その後、処理はステップS95に進む。

#### [0076]

ステップS82において、DiffCycleCountの値が既に算出済みであると判定された場合、ステップS85に進み、CPU60は、アンダーフローが発生していることを表すフラグF\_UnderFlowOccurがオンとされているか否かを判定する。なお、このフラグは、後述する図17のステップS140で、バッファ量が下限閾値しより小さいと判定された時にオンされる。このフラグF\_UnderFlowOccurがオンであると、ステップS85において判定された場合、ステップS86に進み、CPU60は、Sam\_SyncPeriodに、(3072/Def\_SyncPeriod)を加算する処理を実行する。

#### [0077]

Def\_SyncPeriodは、複数フレームに分けてタイムスタンプの書き換えを徐々に行う際のフレーム数 (例えば、24フレーム) を定義する定数であり、ユーザにより、デフォルトとして予め定められる。また、Sam\_SyncPeriodは、Def\_SyncPeriod中の各フレームで、ずらすべきタイムスタンプの下位12ビットの値を表す

変数である。12ビットにより最大4096まで表すことが可能であるが、その値の3072により1サイクル分(タイムスタンプの上位4ビットの最下位ビットの1)を表すものとされる。従って、図15に示すように、1サイクル分の値3072をDef\_SyncPeriod(フレーム数)で割算した値は、タイムスタンプの値をDef\_SyncPeriodで表されるフレーム数に渡って徐々に書き換えようとした場合における1フレーム分の変更値を意味する。換言すれば、Sam\_SyncPeriodの値は、Def\_SyncPeriodの期間、各フレーム毎に、(3072/Def\_SyncPeriod)ずつインクリメントされるので、Sam\_SyncPeriodの値は、Sam\_SyncPeriod1, Sam\_SyncPeriod2,・・・と、各フレーム毎に、次第に大きくなる。従って、Sam\_SyncPeriodは、Def\_SyncPeriodの期間の位置(位相)を表すことになる。

[0078]

ステップS87において、CPU60は、Sam\_SyncPeriodの値が3072/2の値と等しくなったか否かを判定する。このことは、現在の処理タイミングの位置(位相)が、Def\_SyncPeriodで規定される期間(24フレーム)の中間の位置(12フレームの位置)に達したか否かを判定していることになる。Sam\_SyncPeriodの値が3072/2の値と等しいと判定された場合、ステップS88に進み、CPU60は、F\_EmptyInsertフラグをオンさせる。このフラグF\_EmptyInsertがオンされると、図17を参照して後述するように、ステップS133において、エンプティパケットが1個、そのフロー#n用中間バッファに挿入される。ステップS87において、Sam\_SyncPeriodの値が、3072/2と等しくないと判定された場合、ステップS88の処理はスキップされる。すなわちこの場合には、フラグF\_EmptyInsertは、オンされない。その結果、後述する図17のステップS133のエンプティパケット挿入処理は実行されないことになる。

[0079]

すなわち、この例においては、アンダーフローが発生する恐れがある場合には、図15に示すように、Def\_SyncPeriodによりユーザが予め設定したフレーム数の調度中間の位置(3072/2の位置)で、エンプティパケットを1個挿入する処理が実行されるようになされている。これにより、Def\_SyncPeriodで規定される期間内に、2以上のエンプティパケットが挿入されることが防止される。

[0080]

次に、ステップS89に進み、CPU60は、DiffCycleCountにSam\_SyncPeriodを加算する。すなわち、ステップS86の処理で、Sam\_SyncPeriodの値が1フレーム分だけインクリメントされているので、その値をDiffCycleCountに加算し、更新したDiffCycleCountの値を、ステップS95において、CIPの元のタイムスタンプに加算することで、フレームの先頭のタイムスタンプを書き換えるのである。これにより、エンプティパケットの挿入はDef\_SyncPeriodの中間位置において1回だけ行われるのであるが、タイムスタンプは、Def\_SyncPeriodの全期間にわたって、各フレーム毎に徐々に書き換えられる。

[0081]

このように、Def\_SyncPeriodを定め、その期間内に1回しかエンプティパケットの挿入処理を行わないようにすることで、2回以上行うのを許容する場合に較べ、エンプティパケットの挿入に伴って行われるタイムスタンプの書き換えの変化分の値を小さくすることができる。また、そのタイムスタンプの書き換えを、Def\_SyncPeriodの全期間にわたって、各フレーム毎に、行うようにすることで、1個のエンプティパケットの挿入に伴って発生するタイムスタンプの変化分を、Def\_SyncPeriodの期間の全体に分散することができ、1回あたりの変化分を、さらに小さくすることができる。さらに、エンプティパケットの挿入処理を、Def\_SyncPeriodの期間(タイムスタンプを書き換える期間)のほぼ中央の位置(3072/2の位置)で行うようにすることで、1394シリアルバスに接続されている機器に、より安定してリファレンスクロックを再生させることが可能となる。

[0082]

ステップS85において、フラグF\_UnderFlowOccurがオンではないと判定された場合、ステップS90に進み、フラグF\_OverFlowOccurがオンであるか否かが判定される。このフラグF\_OverFlowOccurは、後述する図16のステップS120において、バッファ量が上限閾値H以上であると判定された場合に、オンとされる。

[0083]

フラグF\_OverFlowOccurがオンであると判定された場合、ステップS91に進

み、CPU 6 0 は、Sam\_SyncPeriodに(3 0 7 2 / Def\_SyncPeriod)を加算する。 そして、ステップS92において、ステップS91で更新したSam\_SyncPeriodの値が3 0 7 2 / 2 の値と等しいか否かを判定する。このステップS91とステップS92の処理は、上述したステップS86とステップS87の処理と同様の処理である。

# [0084]

そしてステップS92において、 $Sam_SyncPeriod</code>の値が3072<math>/$ 2の値と等しいと判定された場合、ステップS93に進み、CPU60は、 $F_EmptyDiscard$ フラグをオンさせる。この $F_EmptyDiscard$ フラグがオンされると、後述する図16のステップS113において、エンプティパケットが1個だけ廃棄される処理が実行される。ステップS92において、 $Sam_SyncPeriod$ の値が3072/2と等しくないと判定された場合、ステップS93の処理はスキップされる。

## [0085]

その後、ステップS94に進み、CPU60は、ステップS91で更新したSam\_S yncPeriodの値をDiffCycleCountから減算する。すなわちステップS91でSam\_S yncPeriodの値を更新しているので、DiffCycleCountの値もその分だけ変更するのである。そして、ステップS95で、DiffCycleCountの値を、元のタイムスタンプに加算し、加算した値をCIPのSync Timeにタイムスタンプとして格納する処理が行われる。

#### [0086]

すなわち、オーバーフローが発生するおそれがある場合、エンプティパケットを廃棄するのであるが、その廃棄処理は、挿入処理と同様に、Def\_SyncPreiodで規定される期間の中間の位置で1回だけ行われる。ただし、それに伴うタイムスタンプの書き換えは、Def\_SyncPreiodの全期間にわたって、各フレーム毎に、徐々に行われる。

#### [0087]

ステップS84の処理の後、またはステップS90において、フラグF\_0verFlow0ccurがオンされていないと判定された場合にも、処理はステップS95に進む。

[0088]

この場合、CPU 6 0 は、ステップS 8 4 で求められたDiffCycleCountの値、またはすでに算出済みのDiffCycleCountの値を、ステップS 8 1 の処理で取り出されたタイムスタンプの値に加算し、図1 1 のステップS 5 5 で取り出されたCIPのSync Timeに格納する。その後、処理は、図1 1 のステップS 5 8 に進む。

[0089]

次に、図16のフローチャートを参照して、図11のステップS61におけるオーバーフロー防止処理の詳細について説明する。この処理は、図11の処理を参照して説明したように、ステップS60において、バッファ量が上限閾値H以上であると判定された場合に開始される。

[0090]

ステップS111において、CPU60は、F\_OverFlowOcuurフラグがオンとなっているか否かを判定し、オンとなっていない場合には、ステップS119に進み、T\_OverFlowPeriodがDef\_OverFlowPeriodと等しいか、それより大きいか否かが判定される。このT\_OverFlowPeriodは、F\_OverFlowOccurフラグがオンされてからの期間を、4ms(32サイクル)を単位として表すものであり、Def\_OverFlowPeriodは、ユーザがデフォルトとして予め設定する4ms(32サイクル)を単位とする値である。上述したDef\_SyncPeriodと、Sam\_SyncPeriodが、NTSC方式、あるいはPAL方式のビデオ信号のフレームを単位とするものであるのに対して、T\_OverFlowPeriodとDef\_OverFlowPeriodをサイクルを単位として規定することで、エンプティパケットの廃棄タイミングをより細かく制御し、且つ、Def\_SyncPeriodとSam\_SyncPeriodだけで指定する場合に比べて、エンプティパケットの廃棄間隔をより広くすることができる。

[0091]

ステップS119において、T\_OverFlowPeriodがDef\_OverFlowPeriodより小さいと判定された場合、ステップS121に進み、CPU60は、T\_OverFlowPeriodに32サイクルを加算する。これにより、T\_OverFlowPeriodに、バッファ容量が上限閾値H以上になったときからの期間が設定されることになる。

[0092]

以上のような処理が32サイクルを単位として繰り返されると、T\_OverFlowPeriodの値が次第に大きくなり、遂には、Def\_OverFlowPeriodと等しいか、それより大きい値になる。この時、ステップS119からステップS120に進み、CPU60は、F\_OverFlowOccurフラグをオンする。すなわち、このフラグは、バッファ容量が上限閾値H以上になってからの期間T\_OverFlowPeriodが、ユーザが設定した期間Def\_OverFlowPeriodより大きくなったことを表している。

#### [0093]

以上のようにして、F\_OverFlowOccurフラグがオンされると、次の32サイクル後の処理のタイミングにおいて、ステップS111で、そのフラグがオンされていると判定されるので、ステップS112に進み、F\_EmptyDiscardフラグがオンされているか否かが判定される。このフラグは、上述したように、図14のステップS93でオンされるものである。Sam\_SyncPeriodの値が、3072/2の値と等しくなっていなければ、このF\_EmtyDiscardフラグは、まだオンされていないことになる。このような場合には、オーバーフロー防止処理では、その後、特に処理は行われない。

## [0094]

ステップS112において、 $F_EmptyDiscard$ フラグにオンされていると判定された場合、ステップS113に進み、CPU60は、フロー#n用中間バッファからエンプティパケットを1個廃棄する処理を実行する。そして、CPU60は、エンプティパケットを廃棄したので、ステップS114において、 $F_EmptyDiscard$ フラグをオフする。

#### [0095]

次に、ステップS115に進み、CPU60は、Sam\_SyncPeiodの値が3072の値と等しいか、それより大きくなったか否かを判定する。Sam\_SyncPeriodの値が3072より小さい場合には、オーバーフロー防止処理では、その後、特に処理は行われない。

#### [0096]

 $F_0$ verF1ow0ccurがオンになっている場合、上述した図14のステップS90 ,S91の処理により、Sam\_SyncPeriodの値は、各フレーム毎に順次大きくなる 。そして、Def\_SyncPeriodで規定するフレーム数に達したとき、Sam\_SyncPeriodの値は、3072と等しくなる。処理対象フレームがさらに先のフレームに移行すれば、その値は3072よりさらに大きくなる。このとき、ステップS115から、ステップS116に進み、CPU60は、F\_OverFlowOccurフラグをオフし、ステップS117とステップS118において、それぞれSam\_SyncPeriodの値と、T\_OverFlowPeriodの値を、それぞれ0にリセットする。

[0097]

その後、処理は、図11のステップS63に進む。

[0098]

次に、図17のフローチャートを参照して、図11のステップS62における アンダーフロー防止処理の詳細について説明する。この処理は、バッファ量が下 限閾値L以下になったと判定された場合に開始されるものである。

[0099]

ステップS 1 3 1 において、CPU 6 0 は、F\_UnderFlowOccurフラグがオンされているか否かを判定する。このフラグがオンされていないと判定された場合、ステップS 1 3 9 に進み、T\_UnderFlowPeriodがDef\_UnderFlowPeriodと等しいか、それより大きいか否かが判定される。このT\_UnderFlowPeriodは、F\_UnderFlowOccurフラグがオンされてからの期間を、4 ms(3 2 サイクル)を単位として表すものであり、Def\_UnderFlowPeriodは、ユーザがデフォルトとして予め設定する4 ms(3 2 サイクル)を単位とする値である。上述したDef\_SyncPeriodと、Sam\_SyncPeriodが、NTSC方式、あるいはPAL方式のビデオ信号のフレームを単位とするものであるのに対して、T\_UnderFlowPeriodとDef\_UnderFlowPeriodをサイクルを単位として規定することで、エンプティパケットの挿入タイミングをより細かく制御し、且つ、Def\_SyncPeriodとSam\_SyncPeriodだけで指定する場合に比べて、エンプティパケットの挿入間隔をより広くすることができる。

[0100]

ステップS139において、T\_UnderFlowPeriodがDef\_UnderFlowPeriodより小さいと判定された場合、ステップS141に進み、CPU60は、T\_UnderFlowPeriodに32サイクルを加算する。これにより、T\_UnderFlowPeriodに、バッファ容

量が下限閾値L以下になったときからの期間が設定されることになる。

[0101]

以上のような処理が32サイクルを単位として繰り返されると、T\_UnderFlowPeriodの値が次第に大きくなり、遂には、Def\_UnderFlowPeriodと等しいか、それより大きい値になる。この時、ステップS139からステップS140に進み、CPU6Oは、F\_UnderFlowOccurフラグをオンする。すなわち、このフラグは、バッファ容量が下限閾値L以下になってからの期間T\_UnderFlowPeriodが、ユーザが設定した期間Def\_UnderFlowPeriodより大きくなったことを表している。

[0102]

以上のようにして、F\_UnderFlowOccurフラグがオンされると、次の32サイクル後の処理のタイミングにおいて、ステップS131で、そのフラグがオンされていると判定されるので、ステップS132に進み、F\_EmptyInsertフラグがオンされているか否かが判定される。このフラグは、上述したように、図14のステップS88でオンされるものである。Sam\_SyncPeriodの値が、3072/2の値と等しくなっていなければ、このF\_EmtyInsertフラグは、まだオンされていないことになる。このような場合には、アンダーフロー防止処理では、その後、特に処理は行われない。

[0103]

ステップS132において、F\_EmptyInsertフラグにオンされていると判定された場合、ステップS133に進み、CPUG0は、フロー#n用中間バッファにエンプティパケットを1個挿入する処理を実行する。そして、CPUG0は、エンプティパケットを挿入したので、ステップS134において、F\_EmptyInsertフラグをオフする。

[0104]

次に、ステップS135に進み、CPU60は、Sam\_SyncPeiodの値が3072の値と等しいか、それより大きくなったか否かを判定する。Sam\_SyncPeriodの値が3072より小さい場合には、アンダーフロー防止処理では、その後、特に処理は行われない。

[0105]

 $F_O$ verFlowOccurがオンになっている場合、上述した図140ステップS87, S880処理により、 $Sam_SyncPeriod</code>の値は、各フレーム毎に順次大きくなる。そして、<math>Def_SyncPeriod$ で規定するフレーム数に達したとき、 $Sam_SyncPeriod$ の値は、3072と等しくなる。処理対象フレームがさらに先のフレームに移行すれば、その値は3072よりさらに大きくなる。このとき、ステップS135から、ステップS136に進み、CPU60は、 $F_UnderFlowOccurフラグをオフし、ステップ<math>S137$ とステップS138において、それぞれ $Sam_SyncPeriod$ の値と、 $T_UnderFlowPeriod$ の値を、それぞれOにリセットする。

[0106]

その後、処理は、図11のステップS63に進む。

[0107]

DVCR 19-2 は、1394シリアルバス 18-2を介してアイソクロナスパケットとして、CIPパケットが供給されると、図 18のフローチャートに示す処理を実行する。

[0108]

最初にステップS151において、DVCR19-2は、フレームの先頭のCIPを 検出する処理を実行する。さらに、DVCR19-2は、ステップS152において 、CIPのヘッダのSync Timeフィールドに格納されているタイムスタンプを抽出す る。なお、このSync Timeフィールドは、フレームの先頭のCIPにおいてのみ有効 である。

[0109]

次に、ステップS153において、ステップS152で抽出したタイムスタンプの値と、そのCIPを受信したときのサイクルタイムレジスタの値(下位16ビット)との差分が演算される。そこで、ステップS154において、DVCR19-2は、ステップS153で求めた差分値に基づくタイミングにおいて、第1のフレームのフレーム同期信号を再生する。

[0110]

以上においては、バスとして1394シリアルバスを用い、ネットワークとしてAT Mネットワークを用いるようにしたが、その他のバスまたはネットワークを用い

ることも可能である。

#### [0111]

なお、本明細書において、システムとは、複数の装置により構成される装置全 体を表すものである。

#### [0112]

上述した一連の処理は、ハードウエアにより実行させることもできるが、ソフトウエアにより実行させることもできる。一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、記録媒体からインストールされる。

#### [0113]

この記録媒体は、コンピュータとは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されている磁気ディスク (フロッピディスクを含む)、光ディスク (CD-ROM(Compact Disk-Read Only Memory),DVD(Digital Versatile Disk)を含む)、光磁気ディスクMD (Mini-Disk)を含む)、もしくは半導体メモリなどよりなるパッケージメディアにより構成されるだけでなく、コンピュータに予め組み込まれた状態でユーザに提供される、プログラムが記録されているROMや、ハードディスクなどで構成される。

#### [0114]

なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

#### [0115]

#### 【発明の効果】

以上の如く、本発明のデータ中継装置、データ中継方法、および記録媒体に記録されているプログラムによれば、第1のネットワークを介して転送されてきた 、第2のネットワークに転送するデータをフロー毎に蓄積し、データのフロー毎 の蓄積量に対応して、データの第2のネットワークへの伝送を制御するようにしたので、オーバーフローやアンダーフローを防止し、連続するデータをリアルタイムで過不足なく授受することが可能となる。

#### 【図面の簡単な説明】

【図1】

従来のネットワークシステムの構成を示す図である。

【図2】

1394シリアルバスのアイソクロナスパケットの転送を説明する図である。

【図3】

図1のネットワークシステムの動作原理を説明するタイミングチャートである

【図4】

アイソクロナスパケットの構成を示す図である。

【図5】

図1のネットワークシステムの動作を説明するタイミングチャートである。

【図6】

先に提出したネットワークシステムの構成を示す図である。

【図7】

本発明を適用したネットワークシステムの構成例を示す図である。

【図8】

図7のATM/1394中継器42-2の構成を示すブロック図である。

【図9】

図8のクロック同期回路59の構成を示すブロック図である。

【図10】

図7のDVCR11-1の動作を説明するフローチャートである。

【図11】

図7のATM/1394中継器42-2の動作を説明するフローチャートである。

【図12】

図11のフローチャートの処理のタイミングを説明するタイミングチャートで

ある。

【図13】

図7のATM/1394中継器42-2の中間バッファの構成例を説明する図である

【図14】

図11のステップS57のタイムスタンプ書き換え処理の詳細を説明するフローチャートである。

【図15】

図14のステップS87の処理を説明するタイミングチャートである。

【図16】

図11のステップS61のオーバーフロー防止処理の詳細を説明するフローチャートである。

【図17】

図11のステップS62のアンダーフロー防止処理の詳細を説明するフローチャートである。

【図18】


図7のDVCR19-2の動作を説明するフローチャートである。

【符号の説明】


11-1,11-2 DVCR, 12-1,12-2 1394シリアルバス, 15-1,15-2 ATMネットワーク, 18-1,18-2 1394シリアルバス, 19-1,19-2 DVCR, 41-1,41-2,42-1,42-2 ATM/1394中継器, 59 クロック同期回路, 60 CPU, 62 メモリブロック, 63 スケジューリングタイマ, 71,72 ブロック

## 【書類名】 図面


# 【図1】



【図2】




【図3】




【図4】

	313	0202020	31 30 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9	151413121110	987	6 5 4	3 2 1	0
1394Header			data_length	tag channel	<u> </u>	merred speed	sy	
			Header_CRC	Header_CRC				
CIP Header 1	0	O SID	38	OPC	H-FS TRSSTAGE	IQ	DBC	
CIP Header 2	1 (	0 FMT	S System-type regind	AS S	Sync Time	ue III		
		DIF IDO	DIF IDI	DIF ID2		DIF II	D3(*)	
		SSHdr4(*)	SSHdr5(*)	SSHdr6(*)		SSHdr7	( <b>*</b> )	<u> </u>
			Data (通常時:80byte) 注) (*)はH0の時のみで、その時のData は all'l'	背時:80byte) みで、その時の	Data (	t all 11		:
		DIF ID0	DIF DI	DIF ID2				Γ
,,	-{}-		Data (通)	Data (通常時:80byte)				<b>-</b> \$}-
		DIF ID0	DIF IDI	DIF ID2			,	
**	<u> </u>		Data (通)	Data (通常時:80byte)				-}}-
		DIF IDO	DIF IDI	DIF ID2				
••	<u> </u>		Data (通)	Data (通常時:80byte)				-11-
		DIF IDO						Γ
**	<u>"</u>		Data (通)	Data (通常時:80byte)				<b>-</b>   -
		DIF IDO	DIF IDI	DIF ID2	,			
**	لې		Data (通)	Data (通常時:80byte)				-11
アイソクロナスパケット			Data_CRC	O				
								1

【図5】




【図6】




出証特2000-3109387


【図7】



【図8】




【図9】





出証特2000-3109387

【図10】




#### 【図11】







[図13]




#### 【図14】




【図15】




【図16】



### 【図17】



【図18】



【書類名】 要約書

【要約】

【課題】 非同期のリファレンスクロックで動作する複数のネットワークを介してデータを授受する場合のオーバーフローとアンダーフローを防止する。

【解決手段】 DVCR11-1より出力されたデータを、1394シリアルバス12-1、ATM/1394中継器41-1、UNI14-1、ATMネットワーク15-1、NNI101、ATMネットワーク15-2、UNI16-2、ATM/1394中継器42-2、1394シリアルバス18-2を介して、DVCR19-2に転送する。ATM/1394中継器42-2は、データを、フロー毎に、バッファに蓄積し、バッファの蓄積量に基づいて、エンプティパケットを削除するかまたは挿入することで、オーバーフローとアンダーフローを防止する。エンプティパケットの挿入または削除に伴って発せするタイムスタンプのズレは、徐々に補正される

【選択図】 図7



#### 出願人履歷情報

識別番号

[000002185]

1. 変更年月日 1990年 8月30日

[変更理由]

新規登録

住 所

東京都品川区北品川6丁目7番35号

氏 名

ソニー株式会社